صفحه اول > دوره آفلاین > الکترونیک > دوره مقدماتی نرم افزار Xilinx ISE > فصل 1 > مقدمه


الگوریتم اول دانشگاه شیراز

FPGA – Xilinx – ise – زبان توصیف سخت افزار – Verilog – وریلاگ – طراحی دیجیتال -  VHDL – HDL – hardware description language در avval.org

مهندس زهراسادات معینی

مهندس معینی فارغ التحصیل مهندسی الکترونیک دیجیتال از دانشکده ی برق و کامپیوتر دانشگاه شیراز می باشند. زمینه تخصصی ایشان پژوهش در حوزه الکترونیک دیجیتال و برنامه نویسی میکروکنترلرها و آی سی های برنامه پذیر می باشد. ایشان پروژه های مختلفی را در زمینه ی تخصصی خود با دانشگاه شیراز و شرکت های دانش بنیان با موفقیت به انجام رسانیده اند.



شرکت در دوره


مشاهده محتوا
250000 تومان
همراه با 0 درصد تخفیف


مشاهده محتوا
و دریافت گواهینامه پایان دوره معتبر
از دانشگاه شیراز
بعد از کسب حدنصاب نمره
350000 تومان
همراه با 0 درصد تخفیف
فهرست مطالب

مقدمه

نکات بعد از نصب نرم افزار

آشنایی با محیط نرم افزار

مفاهیم اولیه زبان توصیف سخت افزار

Port Declaration

BUS

انواع داده

اعداد

Assign statements

مقداردهی شرطی با assign

Always block

Blocking and nonBlocking

If .. else statements

Case statements

casez , casex

for loop

initial block

parameter

instantiate by name

instantiate by order

parametric module instance

Arithmetic Operator

Shift Operator

Comparison Operator

Bitwise Operator

Reduction Operator

Logical Operator

Other Operators

ایجاد یک پروژه HDL

ایجاد یک ماژول HDL

افزودن و حذف کردن یک source file در پروژه

افزودن Verilog Template به پروژه

تنظیم یک ماژول به عنوان Top-Module

module instantiation

سنتز (Synthesize) یک طراحی نمونه

مشاهده RLT-Schematic

مشاهده Technology Schematic

افزودن فایل شبیه سازی به پروژه

Timescale compiler directive

بررسی فایل یک شبیه سازی نمونه

بررسی شبیه سازی در نرم افزار ISim

آشنایی با محیط شبیه ساز Isim_ بخش اول

آشنایی با محیط شبیه ساز Isim_ بخش دوم

ایجاد فایل UCF

تکمیل UCF با ابزار PlanAhead

پیاده سازی طراحی و ایجاد bitfile

مشاهده گزارش و خلاصه طراحی

پیکربندی تراشه FPGA

پروگرم کردن حافظه فلش


الگوریتم اول کلیپها و دوره ها