طراحی مدار تشخیص لبه (Edge Detector) در FPGA

با ثبت نام در این دوره می توانید تمام ویدئوهایی که با کیفیت بالا ضبط شده است را مشاهده کنید، به صورت آنلاین امتحان دهید و مدرک معتبر دریافت کنید.

قبل از ثبت نام ویدئو معرفی را حتما ببینید.

انتقال به وبسایت دوره
درسنامه و آموزش رایگان طراحی مدار تشخیص لبه (Edge Detector) در FPGA

در برخی موارد لازم است که تغییر سطح ولتاژ در یک سیگنال به منظور استفاده به عنوان تریگر و یا .. تشخیص داده شود. در این کلیپ طراحی یک مدار تشخیص لبه در نرم افزار ISE Design Suite به زبان Verilog انجام شده و هم چنین شبیه سازی عملکرد آن در محیط ISim مورد بررسی قرار گرفته است.

برچسب ها

#ISE # fpga # مدار #بورد