طراحی یک مقسم فرکانسی بر مبنای تولید Clock Enable در FPGA

با ثبت نام در این دوره می توانید تمام ویدئوهایی که با کیفیت بالا ضبط شده است را مشاهده کنید، به صورت آنلاین امتحان دهید و مدرک معتبر دریافت کنید.

قبل از ثبت نام ویدئو معرفی را حتما ببینید.

انتقال به وبسایت دوره
درسنامه و آموزش رایگان طراحی یک مقسم فرکانسی بر مبنای تولید Clock Enable در FPGA

با توجه به نیاز به فرکانس کلاک های پایین تر از کلاک FPGA در برخی ماژول ها و هم چنین اهمیت سنکرون بودن مدار، در این کلیپ ایجاد یک Enable برای کلاک به منظور تقسیم فرکانس کلاک مورد بررسی قرار گرفته است و طراحی یک Clock divider در نرم افزار ISE و با استفاده از Verilog انجام شده است. هم چنین شبیه سازی رفتاری این ماژول در ISim نیز مورد بررسی قرار گرفته است.

برچسب ها

#ISE # fpga # مدار #بورد